來源：E企研究院

大語言模型帶來的智能涌現(xiàn)，讓人們意識(shí)到：強(qiáng)人工智能的時(shí)代真正來臨。大語言模型與強(qiáng)化學(xué)習(xí)的結(jié)合讓機(jī)器與人類的行為實(shí)現(xiàn)對(duì)齊，甚至體現(xiàn)了更高水平的洞察力。第四次工業(yè)革命的技術(shù)底座由5G、物聯(lián)網(wǎng)、機(jī)器學(xué)習(xí)構(gòu)成，而人工智能將這些拼圖融合在一起。

多模態(tài)的信息輸入、預(yù)處理、學(xué)習(xí)、推理……這些關(guān)鍵性流程的應(yīng)用門檻迅速降低，推動(dòng)企業(yè)數(shù)字化轉(zhuǎn)型進(jìn)入新的階段。許多領(lǐng)域正在積極引入機(jī)器學(xué)習(xí)的成果，市場(chǎng)處于快速變化的狀態(tài)。數(shù)據(jù)中心的性能需求旺盛，機(jī)器學(xué)習(xí)等訓(xùn)練任務(wù)促進(jìn)了云上性能的發(fā)展，不論是算力，還是網(wǎng)絡(luò)帶寬。來自邊緣側(cè)的需求也在提升——數(shù)據(jù)的本地化需要，或者嚴(yán)格的實(shí)時(shí)性要求等。FPGA是提升新型工作負(fù)載效能的理想選擇之一，其具有硬件級(jí)的性能，又擁有適應(yīng)多樣任務(wù)需求的靈活性，且可以非?？焖俚剡M(jìn)入市場(chǎng)。

11月14日，英特爾在北京舉辦了以“創(chuàng)新加速，塑造FPGA芯未來”為主題的2023年英特爾FPGA技術(shù)日，展示了FPGA的新品及全矩陣應(yīng)用，以及行業(yè)伙伴在數(shù)據(jù)中心、AI、網(wǎng)絡(luò)、嵌入式等關(guān)鍵領(lǐng)域的諸多應(yīng)用。

Mike Fitton博士 英特爾可編程方案事業(yè)部副總裁兼網(wǎng)絡(luò)業(yè)務(wù)部總經(jīng)理

全面的產(chǎn)品組合

在技術(shù)日中，英特爾推出了六款FPGA新產(chǎn)品和平臺(tái)，其中包括：Agilex 3、Agilex 5、Agilex 7、Nios V軟核處理器、開放式FPGA堆棧（OFS）、F2000 IPU平臺(tái)。在2023年底，還會(huì)有約10款新產(chǎn)品進(jìn)入市場(chǎng)。覆蓋高、中、低端市場(chǎng)的產(chǎn)品組合，靈活、定制化的平臺(tái)功能和強(qiáng)大的可擴(kuò)展性，輔以高效率的軟件棧，以及極具韌性的供應(yīng)鏈，英特爾FPGA產(chǎn)品可以幫助開發(fā)人員在復(fù)雜的環(huán)境中快速構(gòu)建從云到邊緣的解決方案，滿足各層級(jí)的需求。

Agilex 7系列：采用英特爾10制程工藝，支持CXL提高帶寬和連接性能，并借助HBM加快內(nèi)存訪問速度，該具有性能功耗比優(yōu)勢(shì)的Agilex 7 M、F和I系列FPGA現(xiàn)已上市。其中，Agilex 7 FPGA R-Tile相較于其他同類FPGA產(chǎn)品，其每個(gè)端口的PCIe5.0帶寬速度提高了2倍，CXL帶寬提高了4倍。

Agilex 7開發(fā)板

Agilex 5系列：采用第二代英特爾Hyperflex FPGA架構(gòu)和英特爾7制程工藝，對(duì)晶體管的每瓦性能進(jìn)行了優(yōu)化，從而實(shí)現(xiàn)出色的能耗。同時(shí)采用英特爾上一代高端產(chǎn)品中嵌入的業(yè)界首個(gè)針對(duì)AI優(yōu)化的模塊，并將其擴(kuò)展至Agilex 5 FPGA的中端產(chǎn)品中，為邊緣AI應(yīng)用提供了理想選擇。其中，Agilex 5 E系列FPGA在功耗和尺寸上進(jìn)行了優(yōu)化。

Agilex 3系列：外形小巧，在功耗和成本上進(jìn)行了大幅優(yōu)化，且擁有廣泛的IO支持。其中，即將推出的Agilex 3 B系列FPGA面向電路板和系統(tǒng)管理，包括服務(wù)器平臺(tái)管理（PFM）應(yīng)用；C系列FPGA則針對(duì)一系列復(fù)雜可編程邏輯設(shè)備（CPLD）和FPGA應(yīng)用提供更多功能以用于垂直市場(chǎng)領(lǐng)域。

值得一提的是，英特爾的定制邏輯芯片不止于FPGA，也包括eASIC和ASIC。三管齊下的組合提供了極高的靈活度，以支持市場(chǎng)對(duì)于不同功耗、成本和上市時(shí)間的多樣化需求。與FPGA相比，eASIC（結(jié)構(gòu)化ASIC）的開發(fā)時(shí)間較長(zhǎng)，可滿足更低的功耗和單位成本需求，適合以十萬計(jì)的產(chǎn)品數(shù)量。ASIC（標(biāo)準(zhǔn)單元ASIC）在功耗、成本、性能方面更有優(yōu)勢(shì)，但開發(fā)時(shí)間是eASIC的兩倍，適合百萬級(jí)以上的產(chǎn)品數(shù)量。

智能、互聯(lián)對(duì)FPGA的挑戰(zhàn)

當(dāng)AI進(jìn)入大模型時(shí)代，算力和互聯(lián)帶寬需求激增，甚至遠(yuǎn)遠(yuǎn)超過了CPU性能的增長(zhǎng)速度，系統(tǒng)對(duì)各種加速器的需求極其旺盛。對(duì)于高性能加速器（含F(xiàn)PGA），面臨三大挑戰(zhàn)，也是發(fā)展趨勢(shì)。

芯片創(chuàng)新步伐：不斷變化的標(biāo)準(zhǔn)、層出不窮的工作負(fù)載、對(duì)更高性能和更高功效的旺盛需求，人們迫不及待的需要用硅來解決各種難題，傳統(tǒng)的半導(dǎo)體設(shè)計(jì)方法已經(jīng)很難適應(yīng)快速迭代的需要。新的芯片需要加快創(chuàng)新步伐、快速集成新功能，選擇適宜的制造工藝、IP、代工服務(wù)?；贑hiplet的異構(gòu)集成已經(jīng)被證明是后摩爾時(shí)代的理想解決方案。Agilex 7便是典型的Chiplet設(shè)計(jì)，由Core Fabric芯粒和R-Tile、F-Tile芯粒構(gòu)成。其中Core Fabric負(fù)責(zé)提供運(yùn)算等核心功能，F(xiàn)-Tile負(fù)責(zé)提供主流的PCIe 4.0收發(fā)器, R-Tile負(fù)責(zé)支持前衛(wèi)的PCIe 5.0、CXL2.0等特性的收發(fā)器。

數(shù)據(jù)激增：海量的數(shù)據(jù)需要更大的存儲(chǔ)容量和帶寬，內(nèi)存墻正日益成為設(shè)計(jì)的瓶頸——再強(qiáng)大的加速器都需要充足的數(shù)據(jù)來喂飽。AI應(yīng)用是典型的受限于內(nèi)存的場(chǎng)景。Agilex也積極支持最新的內(nèi)存接口標(biāo)準(zhǔn)，包括DDR5、LPDDR5和HBM2e。

設(shè)計(jì)復(fù)雜性：加速器的工作負(fù)載變得日益復(fù)雜，更高的性能、更多的控制平面，同一芯片可能需要支持不同的指令集，這些都導(dǎo)致設(shè)計(jì)復(fù)雜性增加。AI負(fù)載的需求進(jìn)一步加劇了這個(gè)問題，譬如不同的數(shù)據(jù)精度、跨平臺(tái)的協(xié)同等。開發(fā)人員需要簡(jiǎn)便的 FPGA 開發(fā)、AI 和工作負(fù)載加速工作流，開放式的加速生態(tài)系統(tǒng)。英特爾OFS、OpenVINO、Quartus等軟件棧資源有助于縮短開發(fā)時(shí)間，簡(jiǎn)化跨平臺(tái)部署的難度。

快速滿足邊到云的AI擴(kuò)展需求

AI應(yīng)用場(chǎng)景日趨多元化，需要復(fù)雜多樣的產(chǎn)品才能滿足需求。我們可以將場(chǎng)景分成三類：云端、網(wǎng)絡(luò)、邊緣。

云端的AI需求主要就是大批量的處理，包括深度學(xué)習(xí)、機(jī)器學(xué)習(xí)等。其特點(diǎn)是數(shù)據(jù)量龐大、運(yùn)算負(fù)荷大，帶寬要求高，但實(shí)時(shí)性通常不高，甚至允許錯(cuò)誤回滾。網(wǎng)絡(luò)的AI需求包括數(shù)據(jù)包檢測(cè)、擁塞控制等，對(duì)于無線網(wǎng)絡(luò)，AI還會(huì)用于波束成形等。邊緣側(cè)的應(yīng)用，通常需要較高的實(shí)時(shí)性，譬如工業(yè)、醫(yī)療、交通中的識(shí)別與控制，以及金融分析等應(yīng)用，有嚴(yán)格的時(shí)延要求。多樣化的應(yīng)用場(chǎng)景需要不同類型的AI算力支撐，數(shù)字底座由多層次的、不同指令集的異構(gòu)算力構(gòu)成。

邊緣側(cè)

對(duì)于邊緣側(cè)應(yīng)用，尤其是嵌入式設(shè)備，AI是創(chuàng)新的爆發(fā)點(diǎn)。將AI稱為嵌入式世界轉(zhuǎn)型的中心舞臺(tái)毫不為過，利用AI可以提高生產(chǎn)力、效率、質(zhì)量、體驗(yàn)……譬如，在技術(shù)日的現(xiàn)場(chǎng)展示就包括通過機(jī)器學(xué)習(xí)增強(qiáng)計(jì)算視覺，快速地在生產(chǎn)線中構(gòu)建缺陷檢測(cè)系統(tǒng)。再譬如通過傳感器跟蹤豐富的、超越人類經(jīng)驗(yàn)感知的設(shè)備信息并加以學(xué)習(xí)和推理，可以為預(yù)防性維護(hù)提供參考。物聯(lián)網(wǎng)從數(shù)字化到智能化，會(huì)產(chǎn)生巨大的市場(chǎng)需求。5G的普及、AI實(shí)施門檻降低，使得各種規(guī)模、數(shù)字化水平的工廠都有機(jī)會(huì)進(jìn)入工業(yè) 4.0時(shí)代。

工業(yè)缺陷檢測(cè)實(shí)時(shí)平臺(tái)演示

邊緣側(cè)的應(yīng)用存在于大量的細(xì)分領(lǐng)域，通常是個(gè)性化的，具有小批量的特點(diǎn)，適合FPGA進(jìn)行滿足。邊緣側(cè)還可能需要多功能疊加，同時(shí)處理多個(gè)卷積神經(jīng)網(wǎng)絡(luò)。需要靈活性，譬如I/O接口類型、可定制的數(shù)值精度等。這些特點(diǎn)對(duì)開發(fā)工具也提出了更高的要求。通過英特爾OpenVINO和FPGA AI Suite開發(fā)套件，可以快速生成IP和進(jìn)行RTL硬編碼，快速開發(fā)和迭代FPGA，驗(yàn)證和部署更優(yōu)的深度學(xué)習(xí)推理模型。

對(duì)于邊緣側(cè)，尤其是工業(yè)界的應(yīng)用，AI應(yīng)用的鏈條很長(zhǎng)，場(chǎng)景多樣。從數(shù)據(jù)采集開始，需要涉及多種模式的傳感器及數(shù)據(jù)，部分?jǐn)?shù)據(jù)還涉及傳感器融合。眾多的數(shù)據(jù)經(jīng)過預(yù)處理匯入數(shù)據(jù)湖，進(jìn)行進(jìn)一步的處理。其中的一些事件作為推理（預(yù)測(cè)或異常檢測(cè)）的輸入，實(shí)時(shí)處理并控制相應(yīng)的執(zhí)行器。一部分事件和整個(gè)數(shù)據(jù)湖積累的數(shù)據(jù)，可以通過機(jī)器學(xué)習(xí)、生成式AI助力，幫助流程、產(chǎn)品、設(shè)備的重新設(shè)計(jì)。在整個(gè)流程當(dāng)中，會(huì)涉及到包括FPGA、ASIC、CPU、GPU等硬件能力，以及Quartus、OpenVINO等軟件棧。

傳感器融合演示

數(shù)據(jù)中心

FPGA在數(shù)據(jù)中心的應(yīng)用非常廣泛，其中，數(shù)據(jù)中心的加速功能主要包括兩個(gè)方面：架構(gòu)加速和應(yīng)用加速。

一方面是對(duì)數(shù)據(jù)中心基礎(chǔ)設(shè)施的加速，也就是架構(gòu)上的加速。數(shù)據(jù)中心的資源包括計(jì)算、存儲(chǔ)、網(wǎng)絡(luò)，通過重構(gòu)，可以降低成本、提升效率，提升整個(gè)數(shù)據(jù)中心的TCO。

對(duì)于計(jì)算優(yōu)化型實(shí)例，CPU只是單純的使用計(jì)算的功能，對(duì)于用戶而言，虛擬的存儲(chǔ)資源都在IPU下面。相應(yīng)的，是存儲(chǔ)型的節(jié)點(diǎn)，有的存儲(chǔ)服務(wù)器會(huì)把盤直接掛在 CPU 上，但會(huì)受到PCIe通道數(shù)量的限制，也有的存儲(chǔ)服務(wù)器把盤掛在FPGA下。在數(shù)據(jù)傳輸?shù)倪^程中，可以有很多的事情交給FPGA來做，譬如壓縮解壓、加密解密，或者一些數(shù)據(jù)的預(yù)處理，效率會(huì)比通過CPU進(jìn)行處理要高的多。

傳統(tǒng)服務(wù)器的內(nèi)存是安裝在服務(wù)器內(nèi)，容量是固定的，不能隨意增減。隨著CXL協(xié)議的成熟，用戶可以用FPGA來做內(nèi)存的管理。首先是做內(nèi)存容量的擴(kuò)展，第二個(gè)階段是內(nèi)存的池化，將內(nèi)存動(dòng)態(tài)的分配給需要的計(jì)算節(jié)點(diǎn)。在內(nèi)存盒子中，還可以讓NVMe SSD充當(dāng)內(nèi)存（如內(nèi)存語義SSD），或者讓內(nèi)存充當(dāng)SSD緩存，可以降低成本或者提升性能，這些對(duì)于主機(jī)可以是透明的。除了內(nèi)存、存儲(chǔ)節(jié)點(diǎn)，數(shù)據(jù)中心還可以把GPU或者加速節(jié)點(diǎn)解耦出來。

另一方面是應(yīng)用的加速，包括AI的加速、數(shù)據(jù)處理的加速，典型如DPU、智能網(wǎng)卡，可以卸載一些原本CPU的處理工作，或者做一些特定的數(shù)據(jù)處理。加速卡具體承擔(dān)哪些方面的處理，是根據(jù)對(duì)應(yīng)用、協(xié)議的理解進(jìn)行的，F(xiàn)PGA的可編程性就很適合這種場(chǎng)景。

FPGA還有一個(gè)特點(diǎn)是低時(shí)延，它的數(shù)據(jù)處理通過特定的每一個(gè)門，工作流的時(shí)延是可預(yù)測(cè)的。這種超低時(shí)延的特點(diǎn)對(duì)于金融分析、處理非常有價(jià)值，如高頻交易等。LMS和BittWare基于Agilex7 FPGA開發(fā)的專為金融服務(wù)業(yè)設(shè)計(jì)網(wǎng)卡，時(shí)延降低了61%，吞吐量提高200%，性能一致性提升超千倍。

專為金融服務(wù)業(yè)而設(shè)計(jì)的基于英特爾Agilex7 FPGA的網(wǎng)卡

構(gòu)建可信任、有韌性的供應(yīng)鏈

供應(yīng)鏈?zhǔn)羌夹g(shù)日中多次被提及的重點(diǎn)話題。半導(dǎo)體芯片的需求持續(xù)高速增長(zhǎng)，芯片出貨量在2021年已達(dá)到1.15萬億個(gè)，且預(yù)計(jì)到2030年的平均增長(zhǎng)率可以達(dá)到8%。但是，眾所周知，在過去幾年中，全球供應(yīng)鏈面臨著非常復(fù)雜、廣泛的危機(jī)。英特爾的FPGA產(chǎn)品線針對(duì)供應(yīng)鏈難題提出了韌性供應(yīng) (Supply Resilience) 計(jì)劃，將投資重點(diǎn)放在加強(qiáng)端到端供應(yīng)鏈、提高產(chǎn)能、增加冗余和增加緩沖庫存，以提升供應(yīng)鏈的彈性和控制力，不但要滿足客戶需求，還要降低未來再次遭遇供應(yīng)鏈中斷的風(fēng)險(xiǎn)。相關(guān)的舉措包括優(yōu)化產(chǎn)品組合，增加采購來源，如對(duì)更多基板供應(yīng)商進(jìn)行認(rèn)證、擴(kuò)大測(cè)試和組裝能力，與包括臺(tái)積電、三星、格芯在內(nèi)的晶圓代工廠合作擴(kuò)大晶圓產(chǎn)能等。PSG 全球銷售總經(jīng)理 Sean Dougherty表示，目前PSG已經(jīng)完全擺脫供應(yīng)困局，所有產(chǎn)品的交付周期也已恢復(fù)到正常水平。

預(yù)計(jì)到2023年第四季度，英特爾主要FPGA產(chǎn)品的交貨時(shí)間將達(dá)到16周或更短時(shí)間。產(chǎn)品供應(yīng)周期將長(zhǎng)達(dá)15年或更長(zhǎng)時(shí)間?？深A(yù)測(cè)的交付和長(zhǎng)生命周期，加上敏捷的原型設(shè)計(jì)，將極大提升FPGA客戶的信心。

免責(zé)聲明：市場(chǎng)有風(fēng)險(xiǎn)，選擇需謹(jǐn)慎！此文僅供參考，不作買賣依據(jù)。